Четыре миллиона ячеек памяти в чипах организованы по 16 битов в 4 банках. Объем данных (burst length), к которым происходит обращение в одном цикле, программируется. Напряжение питания внутренних цепей и буферов ввода-вывода (VDD/VDDQ) составляет 1,8 В с погрешностью 0,15 В. Память упакована в корпус FBGA размерами 9 х 13 мм.
Функция ATCSR (Auto Temperature-Compensated Self Refresh) автоматически регулирует интервал подзарядки, опираясь на данные температурного сенсора, что позволяет ещё уменьшить энергопотребление чипа. В таком случае отпадает и необходимость внешнего управления подзарядкой.
Поставки новых DDR-модулей начнутся в июне 2003 г., модулей SDRAM — в августе. Технологические образцы можно заказать уже сейчас. Доступна и бескорпусная реализация микросхем, для встраивания их в однокристальные системы.